1. 帯域幅と解像度上限
eDP は RBR（1.62 Gbps/lane）から HBR（2.7）、HBR2（5.4）、HBR3（8.1）へ拡張でき、8K クラスのパネル向けに DSC 圧縮も取り込んでいます。4-lane eDP HBR3 のリンクでは、約 32 Gbps の生帯域を確保できます。
一方、LVDS は登場当時の表示解像度を前提に設計されたインターフェースです。単一 LVDS リンクでは 60Hz の WUXGA 付近が上限になりやすく、dual-link で 2K 付近まで広げられますが、ケーブルとコネクタ構成は複雑になります。新しい 4K 以上の設計では、LVDS は実務的な選択肢ではなくなっています。
実務上の目安：1080p / WUXGA を超える新規設計では eDP を優先検討します。新しい 1080p クラスの設計ではどちらも選べますが、判断軸はケーブル構造、コネクタの入手性、エコシステムの成熟度へ移ります。
2. ケーブル構造の違い
eDP は高いデータレートを扱うため、高速 lane には通常 マイクロ同軸構造を使います。一般的な構成では、HBR lane に狭ピッチのマイクロ同軸（42〜46 AWG がよく使われます）を用い、AUX channel や電源リターンには個別のツイストペアを組み合わせます。
低帯域の LVDS は、ツイストペアとフォイルシールドだけで成立することがあります。構造は比較的シンプルですが、高周波ノイズへの耐性は eDP 用のマイクロ同軸構造ほど強くありません。
| 観点 | eDP | LVDS |
|---|---|---|
| 高速伝送媒体 | マイクロ同軸（42〜46 AWG が一般的） | ツイストペア |
| 一般的なシールド | フォイル + 編組 | フォイル（編組は任意） |
| 一般的な曲げ半径 | 外径の 8 倍 | 外径の 6 倍 |
| コネクタ体系 | I-PEX Cabline、JAE FI シリーズ | Hirose DF14/DF19、JAE FI-X |
3. EMI と信号品質
eDP の HBR2/HBR3 は実質的に RF 領域の信号を扱います。実務上は次の点が重要になります。
- 各高速差動ペアで ±10% 以内のインピーダンス管理
- シールドを浮かせず、両端で適切に端末処理
- スイッチングレギュレータやモータードライバからの 配線距離確保（最低 5 mm、高負荷スイッチング環境ではさらに余裕が必要）
1080p クラスの LVDS は比較的許容度が高く、きれいなフォイルシールドと基本的な差動配線で EMC を通過できることが多くあります。ただし 2K dual-link になると、eDP HBR に近い設計規律が必要になります。
4. コネクタ体系
eDP は主に 2 つのコネクタファミリーへ集約されています。非常に細かいピッチでノートPCや薄型産業用パネルに多い I-PEX Cabline、そしてやや大きめのピッチで医療機器や堅牢な産業機器に多い JAE FI です。どちらもセカンドソースが比較的整っています。
LVDS コネクタはより分散しています。Hirose DF14、DF19、JAE FI-X、Molex 系の同等品が現在もよく使われています。設計がすでに固定されていれば大きな問題にはなりにくいですが、後工程で BOM 代替が必要になる場合は検証作業が増えます。
5. 電源とバックライト制御
eDP にはパネル制御用の AUX channel（DPCD）と HPD（hot-plug detect）が含まれており、電源管理や輝度制御の面でより豊富なインターフェースです。
現代的な LVDS 変種にも似た sideband 信号が含まれる場合はありますが、プロトコルの標準化度は低く、パネルメーカー固有の差異も起こりやすくなります。DDC やパネル側キャリブレーションが必要な設計では、eDP の方がエンジニアリング時間を節約しやすいことがあります。
プロジェクトでの選び方
新規設計を始める場合、通常は eDP が基本選択肢になります。既存の LVDS プラットフォームを維持しており、長い導入実績と保守対象がある場合は、LVDS も交換用ケーブルや更新 SKU に適した選択肢です。どちらを選ぶ場合でも、ケーブルハーネスは BOM の中では小さな要素ですが、シールド、インピーダンス、コネクタ嵌合の選択を誤ると、導入スケジュールが数週間遅れることがあります。